一、什么是特性阻抗： 当某讯号方波，在传输线组合体的讯号线中，以高准位（High Level）的正压讯号向前推进时，则距其最近的参考层（如接地层）中，理论上必有被该电场所感应出来的负压讯号伴随前行（等于正压讯号反向的回归路径Return Path），如此将可完成整体性的回路（Loop）系统。该“讯号”前行中若将其飞行时间暂短加以冻结，即可想象其所遭受到来自讯号线、介质层与参考层等所共同呈现的瞬间阻抗值（Instantanious Impedance），此即所谓的“特性阻抗”。由此可见“特性阻抗”与线宽（w）、线厚（t）、介质厚度（h）与介质常数（Dk）有关。

二、为什么要进行“阻抗匹配”即“阻抗不匹配”的后果： 如果高频信号的“特性阻抗”控制在某一范围内（+10%或+5%），此品质良好的传输线，将使得噪声减少且可以避免数字逻辑电路的误动作，但若上述四种参数（线宽（w）、线厚（t）、介质厚度（h）与介质常数（Dk））有任一项发生异常，则将使原来的特性阻抗突然变化，而无法继续维持应有的稳定均匀。此时，其信号的能量必然会发生部分前进，而部分却反弹反射。如此将无法避免噪声及误动作了，即此时“特性阻抗”不匹配了好像浇水时软管突然被车辆轧到了中部一样，势必造成软管两端都出现异常，“特性阻抗”匹配不良也会造成信号驱动端和接收端异常。“阻抗匹配”不良会造成噪声增加，由于部分信号能量的反弹，反射，将造成原来良好品质的方波信号，立即出现信号异常的变形（即发生上冲，下冲和振铃现象），此等高频杂波严重时还会引发误动作，而且当逻辑门反应速度愈快时，噪声愈多也愈容易出错。

三、“阻抗匹配”电路：阻抗匹配分为“源端阻抗匹配”和“终端阻抗匹配”，源端阻抗匹配通常是在源端串联电阻。且要求源端驱动器输出阻抗与串联电路的阻抗之和等于传输线的特性阻抗。终端阻抗匹配有几种不同的电路来实现：1.串联匹配电路，一般只在源端使用  2.并联匹配电路  3. 戴维南匹配电路  4.RC网络电路   5.二极管匹配电路。

各种“阻抗匹配”电路如下图所示：