图3中，ROM_addr为分别计算3个旋转因子的地址，M1、M2、M3分别为每个蝶形单元的3次复乘。蝶形运算单元对4个输入数据A／B／C／D进行计算，输出结果4个数据为A′／B′／C′／D′。可以看出，在这16个时钟单元中，共有4个蝶形运算同时处于流水线工作中，因此每个蝶形运算平均只需4个时钟周期就可以完成。
需要指出的是，在所有蝶形运算结束后，即第5级运算完成后，所存储在RAM中的数据是四进制倒序的，为了能在输出端得到正确的1024点频域数据，在输出时必须进行四进制倒序输出，输出的数据可以直接用于后续的数据分析等工作。
2.4 FFT算法仿真结果
在QuartusⅡ软件中利用simulator tool工具在100 MHz的时钟环境下对系统进行了仿真。输入时域数据为一个矩形窄脉冲信号，完成整个FFT运算的耗时仅为51.28μs。仿真得到的矢量波形文件的部分结果如图4所示。
将仿真输出结果转换成tbl文件并利用MATLAB软件读取后，得到如图5所示的频谱数据图(实部数据部分)。
图6所示为MATLAB自带FFT()函数对于输入相同1 024点数据的FFT计算结果(同样为实部数据部分)。
通过对比可以看到，本设计的仿真结果与MAT-LAB计算的结果基本一致。只在较小值受到了有限字长效应的影响。就总体而言，本设计能够正确而高效地计算输入的1 024点数据的频域数据值，数据能够有效地用于实际的频谱分析过程中。
3 结束语
1024点基4-FFT算法共需要5级运算，每级需要计算256个蝶形，由前所述，平均每个蝶形运算需要4个时钟周期，所以理论上完成1 024点FFT的总时钟周期为N=256×4×5=5120；假设使用的时钟为100MHz，那么将总共耗时T=5120×(1／100)=51.2μs，这与仿真结果51.28μs基本一致。将所设计的FFT程序模块在Altera公司的自带DSP单元的stratix系列FPGA上进行综合后，除了乘法器以及存储单元外，所占据资源仅为1 619个逻辑单元。因此，本设计方案能够在FPGA有限的资源下实现较高效率的FFT算法。
