繁体中文
设为首页
加入收藏
当前位置:技术文章首页 >> EDA技术 >> 高速AD转换器ADS8364的中文应用资料

高速AD转换器ADS8364的中文应用资料 (1)

2008-06-26 00:33:30  作者:  来源:互联网  浏览次数:65  文字大小:【】【】【
简介:高速AD转换器ADS8364的中文应用资料内容: 随着 ...
高速AD转换器ADS8364的中文应用资料内容:

随着我国电网的逐步发展,如何保证优良的电能质量成为一项重要的工作。电能质量监控系统可以实时跟踪电网参数的变化,故可为改善电网电能质量提供实际依据。传统的监控装置对目前一些高频的复杂暂态量的采集与处理还相对困难,所以研制一种高速的、处理能力强大的监控系统有着重要的意义。为此,本文以TMS320F2812型DSP为控制核心设计了一种电能质量监控系统。TMS320F2812是TI公司生产的32位定点DSP,它采用1.8 V的内核电压,具有3.3 V的外围接口电压,最高频率150 MHz,片内有18K字的RAM。由于在通常情况下,采集系统中转换器件的性能决定着系统性能的优劣。所以本设计选用TI公司的ADS8364作为AD转换模块。ADS8364的最高频率为5 MHz,对应采样频率250kHz,可以满足本采集系统的要求。

1 ADS8364的主要特性

ADS8364是一种高速、低功耗、6通道同步采样转换器件,它是16位高速并行接口的模数转换芯片。每片ADS8364由3个转换速率为250 ksps的ADC构成,每个ADC有2个模拟输入通道,每个通道都带有采样保持器,3个ADC可组成3对模拟输入,可对其中的输人信号同时采样保持。另外,引脚内部还带有2.5 V电压接口,可用以提供基准电压。由于6个通道可以同时采样,因而很适合用于需同时采集多种信号的应用场合。图1所示是ADS8364的管脚排列图。

ADS8364的6个模拟输入通道可分为三组,分别为A、B和C组。每组都有一个保持信号(分别为HOLDA、EF和HOLDC),以用于启动各组的A/D转换。6个通道可以进行同步并行采样和转换。当ADS8364的HOLDX保持20 ns的低电平后,开始转换。当转换结果被存入输出寄存器后,引脚EF的输出将保持半个时钟周期的低电平,以提示数据分析处理器进行转换结果的接收,处理器通过置RD和CS为低电平可使数据通过并行输出总线读出。图2所示为ADS8364的工作时序。

2 系统硬件设计

数据采集系统硬件设计要求经济合理、安全可靠,并具有足够的抗干扰能力。装置的信号采样和模数转换由AD模块和DSP来完成。待测线路上的信号先分别经过变压和信号调理,以使其变为适合采样的信号,再进入采样模块。采样模块要对高速交变模拟信号进行采集,因此,本设计选用TI公司的高精度ADS8364为AD转换芯片,并以TMS320F2812型DSP为控制核心,被测数据经过信号调理和同步采样后再进人数据处理单元。其采样原理如图3所示。

模拟通道输入采用差分输入方式来减少共模干扰,并采用电压基准芯片AD780来提供2.5 V的

[1] [2] [3]

责任编辑:cjb


相关文章
 

最新文章

更多

· 基于FPGA开发的便携式远...
· FPGA设计的数据无阻塞交...
· 基于ARM的嵌入式系统中从...
· 光电智能探测器SOC的设计
· 基于FPGA设计的多路可控...
· 基于单片机和CAN总线的能...
· 片上系统(SOC)设计流程
· 基于FPGA设计的FFT处理器
· 基于AVR单片机和PDIUSBD...
· 高速AD转换器ADS8364的中...

推荐文章

更多

· 基于FPGA开发的便携式远...
· FPGA设计的数据无阻塞交...
· 基于ARM的嵌入式系统中从...
· 光电智能探测器SOC的设计
· 基于FPGA设计的多路可控...
· 基于单片机和CAN总线的能...
· 片上系统(SOC)设计流程
· 基于FPGA设计的FFT处理器
· 基于AVR单片机和PDIUSBD...
· 高速AD转换器ADS8364的中...
. 高速AD转换器ADS8364的中文应用资料

热点文章

更多

. 高速AD转换器ADS8364的中文应用资料